Esta estancia se centrará en explorar uno de los aspectos de mayor pérdida de eficiencia en aceleradores flexibles para redes neuronales profundas: la jerarquía de memoria. Para ello, utilizaremos un simulador propio, STONNE, para simular la ejecución de distintas de redes neuronales y analizaremos el trasiego de datos que fluye a través de la jerarquía de memoria, para localizar cuellos de botella y buscar soluciones más óptimas a las propuestas actualmente.

La esencia, es diseñar un esquema de jerarquía que se adapte mejor a las distintas redes neuronales, permitiendo finalmente, y por primera vez en el estado del arte, un acelerador flexible completo. Para ello, como se ha dicho anteriormente, deberá de llevarse a cabo un estudio de rendimiento usando STONNE, y además, realizar el diseño hardware correspondiente mediánte un lenguaje RTL que solo puede ser simulado y probado con las herramientas necesarias, disponibles en este caso en el grupo de investigación Synergy labs.

Colaboración con Georgia Tech

Además de esto, otro de los objetivos que prevee la colaboración con Georgia Tech es la de ayudar a integrar nuestro simulador STONNE con el simulador SST utilizado por Los Sandia National Laboratories, una institución perteneciente al departamento de energía de Estados Unidos. Esta integración realizada entre las 3 instituciones traerá consigo la posibilidad de habilitar la exploración del diseño de aceleradores para la ejecución de aplicaciones científicas más generales a las DNNs.