Los servidores actuales se componen de numerosas unidades centrales de procesamiento (CPU), unidades de procesamiento gráfico (GPU) de alto rendimiento y aceleradores de dominio específico (DSA). Esta configuración es una respuesta a la casi expiración de la Ley de Moore, lo que ha llevado a la necesidad de arquitecturas heterogéneas para mantener saltos significativos en el rendimiento. Un ejemplo reciente es el superchip de NVIDIA, que integra una CPU Grace de 72 núcleos y una GPU Hopper, conectados mediante una interconexión propietaria que ofrece un ancho de banda de 900 GB/s, permitiendo la configuración de superordenadores de memoria compartida altamente integrados.

El objetivo de la tesis es proponer nuevas soluciones al problema de la coherencia de caché en arquitecturas superchip, mejorando prestaciones, eficiencia energética y escalabilidad. Los objetivos específicos incluyen mejorar el protocolo de coherencia de caché dentro de la CPU y mantener eficientemente la coherencia de caché en entornos heterogéneos que incluyan CPUs y GPUs.

El proyecto se enmarca en el Grupo de Arquitectura de Computadores y Sistemas Paralelos de la Universidad de Murcia, reconocido internacionalmente por su investigación en coherencia de caché. La tesis abordará el problema desde dos niveles: primero, la coherencia dentro de la CPU, utilizando protocolos basados en marcas de tiempo para evitar las costosas estructuras de directorio de los protocolos tradicionales; y segundo, extendiendo esta coherencia a la GPU.

La metodología se basará en simulaciones utilizando la herramienta gem5, modificada para modelar una arquitectura superchip. Se utilizarán programas de prueba de suites reconocidas como PARSEC, SPLASH-3 y Hetero-mark. El proceso seguirá un ciclo de análisis, diseño, implementación y validación, con retroalimentación constante a partir de publicaciones en congresos y revistas científicas.