La mayoría de los fabricantes de procesadores han evolucionado sus diseños hacia arquitecturas con múltiples núcleos de ejecución (CMPs). De esta forma, los CMPs están presentes en todos los segmentos del mercado: desde los procesadores de los teléfonos móviles, hasta los que se emplean en los supercomputadores más potentes.

La inmensa mayoría de estas arquitecturas CMP implementan a nivel hardware el modelo de memoria compartida, empleando cachés privadas a cada núcleo con el fin de reducir la latencia media de los accesos a memoria. En estos diseños, el protocolo de coherencia de cachés juega un papel crucial a la hora de determinar el rendimiento y consumo energético de los CMPs.

x000D

x000D

Proyecto de optimización de mantenimiento de coherencia en sistemas multiprocesador

Este proyecto trata de optimizar el mantenimiento de la coherencia en los sistemas multiprocesador poniendo especial interés en la naturaleza de los datos accedidos por las aplicaciones. En particular, nos basamos en la observación de que la mayoría de los datos accedidos por las aplicaciones son accedidos por un solo core.

Este proyecto, por tanto, tiene dos objetivos principales: proponer mecanismos de detección de datos privados eficientes y proponer optimizaciones al protocolo de coherencia con el fin de sacar el mayor partido al acceso a datos privados.

El resultado final de este proyecto será un CMP que obtenga mayor rendimiento y menor consumo que los CMPs actuales.