Diseño de una infraestructura hardware para la comunicación y sincronización eficientes en arquitecturas multicore para servidores
El importante aumento en el número de dispositivos electrónicos conectados a Internet y la creación de nuevos servicios y aplicaciones remotas provoca que el número de transacciones por unidad de tiempo que han de ser procesadas por los servidores esté creciendo exponencialmente. Para poder procesar tal número de transacciones por segundo es necesario disponer de servidores con elevadas capacidades de cómputo.
Por otro lado, la filosofía de "rendimiento cueste lo que cueste" que ignora la eficiencia energética de los servidores podría acabar limitando el rendimiento máximo de los mismos. De entre los distintos componentes que conforman un servidor de altas prestaciones, aquel que más directamente determina su rendimiento (el número de transacciones procesadas por unidad de tiempo) es el procesador o procesadores de que dispone. Este elemento también tiene una influencia importante en el consumo energético de la máquina.
A día de hoy los procesadores empleados en cualquier servidor (realmente en cualquier ordenador) son arquitecturas con varios núcleos de procesamiento dentro del mismo chip (arquitecturas multinúcleo o multicore). Es de esperar que el número de núcleos (cores) siga creciendo al ritmo marcado por las mejoras tecnológicas, y puedan realizarse diseños que superen el centenar de cores.
Objetivo del proyecto
El objetivo de este proyecto de investigación es el de estudiar soluciones más eficientes que las propuestas actuales, desde el punto de vista del rendimiento y del consumo energético, a dos de los principales problemas presentes en una arquitectura multinúcleo con un gran número de núcleos de procesamiento: cómo los diferentes núcleos comunican entre sí (a través del protocolo de coherencia de cachés) y cómo lograr mantenerlos sincronizados (a través de los mecanismos de barrera y cerrojo). Más concretamente, a través del desarrollo de este proyecto de investigación a dos años se pretende derivar una infraestructura hardware a través de la cual se puedan llevar a cabo comunicaciones y sincronizaciones más eficientes.
Desarrollo del proyecto
- Diseñar un nuevo protocolo de coherencia de cachés basado en código de compartición distribuida.
- Proporcionar soporte hardware para sincronización basado en una red de interconexión on-chip heterogénea.