Rubira García, Álvaro

Nace en Murcia en 2002. En 2024 obtiene el grado en ingeniería informática por la Universidad de Murcia, obteniendo el Premio Extraordinario Fin de Grado. A continuación cursa el máster en Nuevas Tecnologías en Informática en la Universidad de Murcia, obteniendo el título de máster en el año 2025. Durante el máster, es contratado como investigador en el grupo de Arquitectura de Computadores y Sistemas Paralelos de la Universidad de Murcia. En el año 2025 obtiene una ayuda de la Fundación Séneca para realizar la tesis doctoral en la Universidad de Murcia. Domina el castellano y el inglés.

Tesis

La memoria transaccional permite liberar al programador de la tarea de gestionar la sincronización manualmente. En su lugar, el programador únicamente necesita delimitar las secciones de código (transacciones) que deben ejecutarse de forma atómica. La memoria transaccional hardware (HTM) propone dedicar partes del procesador a mejorar la eficiencia de este sistema. Las modificaciones requeridas por los mecanismos comerciales de HTM suponen un esfuerzo adicional a la hora de verificar la corrección y la ausencia de fallos de seguridad en el procesador. Además, el uso de ejecución especulativa en HTM implica el desaprovechamiento de la energía gastada en transacciones fallidas. El objetivo de esta tesis es aprovechar los cerrojos de líneas de caché y los sistemas que mantienen la consistencia de memoria ya presentes en los procesadores actuales para conseguir un sistema de HTM ligero, incluyendo un sistema de camino alternativo en hardware, además de reducir la energía desperdiciada en ejecuciones fallidas.

Área de conocimiento

Arquitectura de Computadores

Grupo de investigación

Arquitectura de Computadores y Sistemas Paralelos (CAPS)
Director: Alberto Ros Bardisa

Programa de doctorado

Doctorado en Informática

Estado de tesis

En desarrollo