Nace en Murcia en 1997. En 2021 obtiene el grado de ingeniería informática por la Universidad Católica San Antonio de Murcia con mención honorífica a la excelencia académica. A continuación cursa el máster en la Universidad de Murcia obteniendo el título de máster en nuevas tecnologías en informática en el año 2022. Además, obtuvo una beca de iniciación a la investigación de la Universidad Católica San Antonio de Murcia con duración de 6 meses en el año 2021. En el año 2022 obtiene una ayuda de la Fundación Séneca para realizar la tesis doctoral en la Universidad de Murcia, donde participa en actividades docentes en el año 2022. Posee comunicaciones en congresos nacionales. Domina las lenguas español e inglés.
El diseño del sistema de memoria constituye un elemento clave en cualquier arquitectura de cómputo, y no es menos importante en las arquitecturas heterogéneas que están surgiendo como consecuencia del frenazo experimentado por la Ley de Moore.
Aunque las jerarquías de memoria han sido bien estudiadas en arquitecturas de propósito general a lo largo de los años, los aceleradores de dominio específico tienen limitaciones y objetivos que introducen diferencias en determinados aspectos clave. Además, conforme la capacidad de cómputo de estas arquitecturas heterogéneas se incrementa, también lo hace en los mismos términos la necesidad de poder obtener los datos con los que operar, poniendo cada vez más presión sobre el diseño del sistema de memoria.
El objetivo general de esta tesis doctoral es el de proponer técnicas que abordan dos aspectos trascendentales en el diseño del sistema de memoria de un procesador heterogéneo. Por un lado, se estudiarán nuevas organizaciones para las propias estructuras de memoria empleadas por los núcleos aceleradores (considerando en este caso aceleradores de deep learning), a través de las cuales se consiga dar respuesta a la necesidad de un ancho de banda cada vez mayor. Por otro lado, se estudiarán también alternativas a las propuestas actuales de sistema de memoria virtual, con el objetivo de poder lograr que núcleos de propósito general y aceleradores compartan un mismo espacio de memoria de forma más eficiente.
Arquitectura de Computadores
Grupo de arquitectura de computadores y sistemas paralelos
Director: Manuel Eugenio Acacio Sánchez
Doctorado en Informática
01/03/2023
En desarrollo
, José L. Abellán, Manuel E. Acacio, CPU-PCGCN: Efficient processing of convolutional graph networks on CPU Architectures, 19th International Summer School on Advanced Computer Architecture and Compilation for High-performance Embedded Systems, Fiuggi (Italy), July 2023.
.png)
